DERWENT-ACC-NO: 1989-072978

DERWENT-WEEK: 198910

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Thin-film transistor for drive of

LCD panel - has defect

region distant from space-charge

region in vicinity of

base and drain junctions NoAbstract

Dwg 1/4

PATENT-ASSIGNEE: HITACHI LTD[HITA]

PRIORITY-DATA: 1987JP-0181055 (July 22, 1987)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 01025573 A

January 27, 1989

N/A

004

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 01025573A

N/A

1987JP-0181055

July 22, 1987

INT-CL (IPC): H01L027/12, H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: U12 U14

EPI-CODES: U12-B03A; U12-D02A; U14-H01A; U14-K01A2;

19日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64 - 25573

௵Int.Cl.⁴

識別記号

庁内整理番号

母公開 昭和64年(1989)1月27日

H 01 L 29/78 27/12

3 1 1

H-7925-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

国発明の名称 薄膜トランジスタ

②特 願 昭62-181055

20出 願 昭62(1987) 7月22日

⑰発 明 者 河 内 玄 士 朗

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

@発 明 者 吉 村 雅 夫

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑩発 明 者 小 野 記 久 雄

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

砂発明者 小西 信武

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男

外2名

明 橱 曹

発明の名称
辞膜トランジスタ

2. 特許請求の範囲

- 1. 絶縁基板上に形成された多結品半導体層に第一の導電型を有するソース及びドレイン領域を有し、この両領域間にゲート絶縁で連体を介し、この両領域間のS型薄体の野連体素としているである。 いて、が一トを観察なるののでは、ないのではないでは、ないのでは、ないでは、ないのではないのでは、ないのでは、ないのではないではないでは、ないではないではないでは、ないではないではないのではないでは、ないではないではないではないではないではないではないではないではないで

- 特許請求の範囲第1項において、欠陥層に含まれる欠陥の密度がフェルミ準位附近において 1×10¹⁸cm⁻⁸ e V⁻¹以上である事を特徴とする薄膜トランジスタ。
- 3. 発明の詳細な説明

【産業上の利用分野】

〔従来の技術〕

近年、絶縁基板上に非晶質あるいは多結晶の半導体で薄膜能動素子を形成する技術開発が活発に行なわれている。この技術の応用の1つとして、被晶ディスプレイパネル駆動のための薄膜トランジスタをTFTと記す。)液晶ディスプレイパネルにおいてはその装置構成上、液晶駆動用のTFTアクテイブマトリクスは10°40×の強い光照射下での使用が不可避となる

が、このような強い光照射下においてTFTを駆動すると、チヤネル領域に光励起されるキヤリアによってオフ電流が上昇し、このTFTにより液晶を駆動する際に重大な障害となる。この光照射によるオフ特性の劣化を抑制する方法として、半導体薄膜の膜厚を薄くする方法が有効である事が、特開昭61-85868 、特開昭61-65476 において論じられている。

(発明が解決しようとする問題点)

しかしながら、ドレイン領域、ソース領域を自己整合的に形成するコープレーナ型のTFTにおいては、半導体審膜を薄くすると、(1) ドレイン領域ソース領域の抵抗が増大してしまう、(2) ゲートをパターニングする際のプロセス条件が厳しくなる。(3) 高品質の半導体膜が得られない、等の問題点があつた。

本発明はこのような問題点を解決するものであり、その目的は、半導体膜の膜厚を薄くすること 無しに、光照射時のオフ電流が薄膜化した時と同等に小さい特性をもつ構造のTFTを提供するこ

の関係が成立する為、欠陥層10内で生成された 余利キヤリアの寿命は短かく直ちに再結合してほ とんど電源に寄与しない。更に、欠陥層10とゲ 一ト絶縁膜2の間に欠陥の少ないチヤネル領膜 生成されるキヤリアも、寿命の違いによつて欠陥層 方向に生じるキヤリアの濃度傾配によつて欠陥層 10の方へ拡散し再結合して消滅する為、オフ電 流は単に膜厚をt」からtェへ薄くした時よりも 減少の効果が顕著になる。

次に、ドレインおよびソース接合面 J 1, J 2と 欠陥層 1 0 の間に設けた L D なる長さのオフセツ トの作用について第 3 図により説明する。

ドレイン・ソース接合J1, J2近傍には空間電荷層20が形成されるが、この領域内に再結合中心となるような欠陥が存在した場合。ゲート電圧を負にした時の逆方向リーク電流が増加する。第4回は、第3回に示した従来構造のTFTにおいて、チヤネル領域内の欠陥密度の異なるTFTの特性を比較したものであるが、欠陥密度の増加と共に逆方向オフ特性がiA→B→Cと低下してい

とにある。

〔問題点を解決するための手段〕

本発明は、TETのチヤネル領域内にある特定の領域にのみイオン注入法により10¹⁸cm⁻⁸ e V⁻¹以上の密度の欠陥を生成することにより、この領域内での光電流の発生を抑え光照射時のオフ電流の上昇を抑制するもので、更に、ドレイン接合、ソース接合近傍に形成される空間電荷領域を避けて欠陥を生成することにより逆方向リーク電流の増加を防ぐことを特徴とする。

(作用)

本発明のTFTの構造を第1回に示す。同図において高抵抗の高濃度欠陥層10の存在により、 実効的なチヤネル領域の厚さは t 1 から t 2 へ滞くなることとなり、膜厚を薄くした時と同様にオフ電流は小さくなる。更に、光照射時においては、チヤネル領域内に余剰キヤリアが光励起される。一般に、余剰キヤリアの寿命でと再結合中心の密度N、の間には、

r = 1 / N .

るのが明らかである。

このオフセット長 L D は母材となる多結晶あるいは非晶質シリコン膜内のフェルミ準位付近の局在準位密度 N L によつて決定される。例えば、フェルミ準位近傍での局在準位密度 N L が 10 14 cm 28 e V 12 程度の時、ゼロバイアスでの空間電荷関域幅は 1000 A 程度となる、逆バイアス印加時の空間電荷圏の広がり、およびマスクの合わせ特度を考慮するとオフセット長 L D は 5 ~

10μmとればよい。

〔実施例〕

以下、第1図に示した本発明の一実施例の製作 工程を第2図により説明する。絶縁基板1上に減 圧CVD法により多結晶シリコン膜を例えば1500 人堆積しパターニングして島状の弟子領域8を得 る。次に同図 (B) に示すようにレジスト11を 形成し、このレジストをマスクとしてイオン注入 法により例えばAr+ イオンを、加速電圧110 KeV, ドーズ量1×10¹⁸cm⁻²の条件で注入し 高濃度欠陥層10を形成する。続いて、レジスト 除去した後、常圧CVD法によりSiOュ 膜を堆 **積し、杭いて減圧CVD法により多結晶シリコン** 膜を堆積しパターニングして同図(C) に示すよ うなゲート絶縁膜2及びゲート電極3を形成する。 4. 図面の簡単な説明 次に同図 (D) のように例えばp+ イオンを打ち 込みドレイン領域5,ソース領域6を形成する。 焼いて同図 (E) に示すように層間絶縁膜を常圧 CVD法により形成し、コンタクトホールを開孔 する。最後にAAを蒸着しこれをパターニングす

る事でコンタクト電極フを形成し、最終的に第1 図に示すような構造のTFTが得られる。

本実施例では、多結晶シリコンの場合を例にと つて説明したが、非晶質シリコンを用いた場合に も本発明は同様に応用できる。また、高濃度欠陥 を生成する為の注入イオンはAr+ に限定される ものではなく、シリコン中でドナーやアクセプタ とならない電気的に不活性なイオンならば何でも 良い。例えば、O+,N+ などでも良い。

(発明の効果)


本発明によれば、半進体膜厚を薄膜化すること なく、逆方向リーク特性を悪化させること無く、 光照射時のオフ電流を薄膜化した時と同等もしく。 はそれ以上に低波できる効果がある。

第1回は本発明の一実施例の断面の模式図、第 2 図 (A)~ (F) は第1 図の実施例の製造方法 を示す工程図、第3図は従来の構造のTFTの斯 面模式図、第4図は第3図の構造を有するTFT のオフ特性の、シリコン膜の欠陥密度に対する依


存性を示した図である。

1…絶縁基板、2…ゲート絶縁膜、3…ゲート電 極、 4 ··· n + ドレイン領域、 5 ··· n + ソース領域、 6… 層間絶縁膜、7…コンタクト電極、8… i チ ヤネル領域、9…多結晶シリコン層、10…高濃 度欠陥層、Jュ…ドレイン接合、Jュ…ソース接合、 ti…多結晶シリコン膜厚、ti…欠陥層10とゲ ート絶縁膜の間の距離、 Lo … 欠陥層10とドレ イン領域4及びソース領域5の間の距離。


代理人 弁理士 小川勝男



- 1… 紀稼姜板
- 2… ゲート絶縁膜
- 广卜重極
- かドレイン領域
- か ソース領域
- 唇間 絕緣膜
- … コンタフト電極
- 10 … 高濃度久陥層
- Ji… ドレイン接合
- 5. ... ソース 接合
- tz ... 欠隔~~~ 1. 地塚膜 n距離
- Lo ス価層とドレル領域、ソース領域の間の距離








1… 絶縁春板 2… ゲート 記様 3… ゲート 記様 4… ル ドレイン領域 5… ル ゲーンス領域 6… 昼間 記録 電子 7… コンタクト 電合 5… ドレイン 接合

第42



A: $N_L = 5 \times 10^{19} \text{ cm}^{-3} \text{ eV}^{-1}$ B: $N_L = 2 \times 10^{18} \text{ cm}^{-3} \text{ eV}^{-1}$ C: $N_L = 5 \times 10^{18} \text{ cm}^{-3} \text{ eV}^{-1}$